Lusi Rahmadani (0901081003)

A.Gambar Rangkaian


B.Penjelasan register geser terkendali
Kendali SHL

SHL meruoakan sinyal kendali. Apabila SHL rendah, maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukkan data-datanya. Karena itu, data tetap tersimpan pada setiap flip-flop pada saat pulsa detak tiba. Dengan cara ini, sebuah kata digital dapat tersimpan selama waktu yang diinginkan.

Sebuah register geser terkendali (controlled shift register) mempunyai masukan - masukan kendali, yang mengatur operasi rangkaian pada pulsa pandetak yang berikutnya.

Pengisian Peralel

Gambar diatas menunjukkan langkah yang lain dalam evolusi register-register geser. Rangkaian ini dapat megisikan semua bit X secara langsung ke dalam flip-flop, sama seperti register buffer. Cara pemasukan data seperti ini disebut pengisian paralel atau serentak (parallel or broadside loading). Dan untuk data yang banyak hanya dibutuhkan satu pulsa pendetakan untuk menyimpan data - data tersebut.

Jika LOAD dan SHL rendah, keluaran gerbang NOR akan menjadi dan keluaran flip-flop akan mengumpan kembali ke masukan datanya. Keadaan ini menyebabkan data tetap tersimpan dalam masing-masing flip-flop postif dari pulsa detik. Dengan kata lain, register menjadi tidak aktif ketika LOAD dan SHL dalam keadaan rendah dan isi register tersimpan dengan aman.

Apabila LOAD rendah dan SHL tinggi, rangkain bertindak sebagai register geser-kiri. Dipihak lain, jika LOAD tinggi dan SHL rendah, rangkaian berfungsi sebagai register buffer karena semua bit X akan memasuki flip-flop untuk pengisian Paralel. (LOAD dan SHL tidak boleh tinggi bersam-sama, karena 2 ragam operasi yang berbeda tidak mungkin dilaksanakan dengan sinyal detak tunggal).

Dengan menambahkan banyak flip-flop, kita dapat membuat register geser yang lebih panjang. Dan dengan gerbang yang lebih banyak, operasi pergeseran kek kanan dapat pula dilaksanakan. Sebagai contoh, 74198 adalah register 2 arah 8-bit jenis TTL, yang dapat melakukan pengsian secara serentak, penggeseran ke kiri atau penggeseran ke kanan.

prinsip kerja
Jam Digital pada dasarnya menerapkan prinsip kerja dari rangkaian counter yang disusun secara bertingkat. Counter pertama untuk menghitung menit dan counter kedua untuk menghitung jam. Rangkaian counter diwakili dengan melakukan pengurangan isi register secara looping. Tampilan angka dilakukan oleh rutin program yang melakukan scaning display terus-menerus. Timer interup digunakan untuk menginterupsi rutin program scan display setiap 50 ms. Interupsi ini memanggil beberapa rutin seperti, couter jam dan menit, perbaharui tampilan, cek tombol, dan konversi biner ke seven segmen

6.1 Gambar Rangkaian

6.2 prinsip kerja komplement 2:
jika control mode = 0,tidak mengalami inver
maka output XOR = B dan nilai S=A + B
dan jika control mode = 1 (kurang)
maka output XOR = inverter B (inverter B + 1)
nilai S = A + (inverter B + 1).

5.1. Tabel kebenaran

A	B	C	Carry	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

5.2. Gambar rangkaian FULL ADDER

5.3. Prinsp Kerja

Sum sama dengan A xor B xor C dan keluaran Carry sama dengan AB or AC or BC. Jadi keluaran Sum akan menjadi jika nasukan angka 1 berjumlah ganjil ,keluaran carry sama dengan 1 jika dua atau lebih dari dua masukan bernilai 1.

persamaan boole
Sum = A xor B xor C
Carry = AB + AC + BC